随着电子技术的发展，要求信号的频率越来越准确和越来越稳定，一般的振荡器已不能满足系统设计的要求．晶体振荡器的高准确度和高稳定度早已被人们所认识，成为各个电子系统的必要部件．但是警惕振荡器的频率变化范围很小，其频率值不高，很难满足通信、雷达、测控、仪器仪表等电子系统的需求，在这些应用领域，往往需要在一个频率范围内提供一系列高准确度和高稳定度的频率源，这就需要应用频率合成技术来满足这一要求。为了正确理解、使用与设计频率合成器，应对它提出合理的技术指标。频率合成器的使用场合不同，对它的要求也不尽相同。大体上讲，有如下几项主要技术指标：频率范围、频率间隔、准确度，频率稳定、成本、功能、频率转换时间等等。 频率综合器具有很多应用场景，可用于产生高稳定性、高精度且可编程的频率信号，以满足各种领域的需求。江苏频率合成器销售
相位比较器对基准信号输入与VCO产生的信号输入进行相位比较，输出反映两信号相位误差的电压。鉴相器多种多样，有数字的，也有模拟的，如双口鉴相器、鉴频鉴相器等。在频率合成电路中，鉴相器通常被集成在一个芯片中，这个芯片通常称为PLL（锁相环），或被集成在一个复合芯片中（即该芯片包含多种功能电路）。低通滤波器低通滤波器简称LPF（LowPassFi1ter）。低通滤波器在频率合成环路中又称为环路滤波器，位于鉴相器与VCO电路之间，低通滤波器通过对电路参数进行适当设置，使高频成分被滤除。鉴相器PD的输出不但包含直流控制信号，还有一些高频谐波成分，这些谐波会影响VCO电路的工作。低通滤波器就是要把这些高频成分滤除，以防止对VCO电路造成干扰。 江苏频率合成器销售AnaPico频率综合器信号源级别的频综模块。
一个简单的PLL频率综合器表现出各种限制和权衡。对频率综合器性能的主要影响是由为了实现较高的频率所需的大分频比和较高的分辨率引起的。注意由PLL器件产生的任何噪声以20logN的速度恶化，其中N为分频比。工作在小步长的传统的整数分频锁相环，分频比较大是因为步长必须等于鉴相器的比较频率。结果相位噪声大幅恶化。此外频率综合器的切换速度由其环路带宽决定，因此受限于鉴相器比较频率。由于环路滤波器带外抑制不足，或者甚至环路不稳定，增加环路带宽可能会导致更高频的参考杂散。因此，这个简单的单环架构锁相环受限于相互排斥的设计目标。它通常用于要求不高的应用领域或侧重于低成本应用。
为了降低频率综合器的相噪和复杂度，提出了一种新的低相噪频率综合器的设计方法。它利用谐波发生器产生低相噪的高频信号，同时采用集成压控振荡器的频率合成器芯片LMX2820来直接产生输出信号和反馈信号，反馈信号和低相噪高频混频后产生低频的反馈信号，通过这种内置混频来降低分频值的方式来实现低相噪。采用该方法实现的13.75GHz~16.25GHz(不包含15GHz)频率合成器，其相噪指标优于-102dBc/Hz@1kHz。AnaPico频率综合器转换快，精度高。频率综合器的使用场所：无线电通信、计算机时钟发生器、信号处理、精密测量、雷达、光通信等。
频率综合器一直是通讯、雷达系统中的重要组成部分。频率综合器的小型化和高性能是目前的研究趋势。相较于传统封装技术,系统级封装技术（SiP,SysteminPackage）能够更好地满足现代产品对电子封装小型化的要求。多物理场耦合分析可以对体积减小带来的多物理场间的耦合效应进行预测,从而指导设计,提高设计可靠性。微波射频信号的感知、接收和处理要求接收系统具有高分辨率、抗电磁干扰和大带宽等性能,以应对高密集度和复杂度的电磁环境。传统基于电子学的射频信号感知和接收系统面临着带宽窄、高频高损、频响不平坦和电磁干扰严重等诸多电子瓶颈,越来越难以满足高频宽带信号接收的需求。频率综合器可以操作在非常宽的频带范围内，通常从几百MHz到数GHz。江苏频率合成器销售
频率综合器通常在无线电、通信和计算机领域中使用。江苏频率合成器销售
虽然DDS工作频点接近直流，但根据奈奎斯特原理，其比较高频率只能到时钟频率的一半。虽然可以工作在高于奈奎斯特区，但是性能下降非常快。另一个严重的问题是由于DDS技术中固有的许多因素导致的较高杂散，例如数位截取、量化和DAC转换误差。DSS的形式可以是完全集成的芯片或可以使用单独的现场可编程门阵列（FPGA）和DAC芯片来实现。后者可将数字部分限制在FPGA内部，因此隔离了EMI引起的杂散。如今FPGA有足够的能力来建立相当复杂的多核相位累加器和索引表，由数位截取导致的杂散电平可忽略不计。结果主要的杂散源通常是由于DAC的非线性和量化噪声引起的。江苏频率合成器销售
