频率源是无线通信系统的重要硬件组成部分，它为射频收发系统提供本地振荡信号来完成上下变频功能，是各类型号产品中不可缺少的重要部件，而频率综合器则是实现可编程频率源的重要器件。面对弹载设备升级换代、提升竞争力的迫切需求，传统的频率源设计方式面临减体积、降成本的巨大压力。因此，研发拥有自主知识产权的宽带PLL频率综合器芯片，不仅能够有效促进系统体积减小、成本降低，也能够为系统的硬件可重构提供器件基础，更有助于实现重要技术的自主可控，对于武器系统中射频收发的微小型化设计乃至整机SoC设计的作用和意义都非常大。AnaPico宽带频率综合器输出范围分别覆盖8kHz至20GHz、22GHz和40GHz，分辨率低至0.00001Hz。多通道相参频率综合器100kHz至40GHz
频率综合器的特性在很大程度上取决于其特殊架构，可以被分成几个主要的类型，如图2所示。直接频率综合架构是直接从获得的参考信号中创建输出信号，通过在频域控制和组合参考信号（直接模拟综合），或通过在时域构造输出波形（直接数字综合）间接频率综合方法假定输出信号以一种输出频率和输入参考信号相关的形式（例如，锁相）在频率综合器内部生成。同样，间接频率综合可以用模拟和数字技术来完成。然而实际的综合器为了得到多种技术的各自优势，通常是结合多种技术的混合设计。江西便携式频率综合器售价频率综合器具有高精度、高稳定性、可编程性、宽频带、低相位噪声和高功率输出的特性。
DDS是另一个产生良好的频率分辨率的有效解决方案，且没有通常的鉴相器频率下降问题。DDS具有良好的频率分辨率，用于高频参考频率或作为小数分频器。虽然DDS提供了良好的频率分辨率，但其杂散水平通常很高。此外由于PLL的乘法机制，进一步恶化了杂散。虽然两种方案看起来不同，但是它们对DDS杂散的影响方式相同。在这两种情况下，总的环路分频系数由VCO输出和鉴相器比较频率之间的比率决定。可以利用许多技术减少DDS杂散，例如使用可调时钟（如上述的小数N综合器）或如图5所示将其上变频后再将DDS信号进行分频。注意上变频相关的DDS带宽减少，往往需要根据所需的特定的频率规划进一步扩展。这可以通过多种方法实现，例如，利用可调（相对固定）分频系数。
与传统概念相反，直接数字频率综合器利用数字信号处理技术根据参考时钟频率一点一点地在时域上构造一个输出信号波形。刚开始，使用相位累加器和查表来创建所需信号的数字代码。然后使用一个数字到模拟转换器（DAC）来重新构造一个正弦波或其它所需波形。使用低通滤波器滤除杂散，完成波形创建。这个过程非常快速，主要受数字控制逻辑的速度限制。因此频率切换速度非常高，和直接模拟方案速度差不多。DDS还具有相当低的相位噪声，甚至能改善（受其残留本底噪声限制）其时钟源本身的相位噪声。然而有价值的DDS的特性是其由相位累加器的长度确定的极精细的频率分辨率，很容易实现亚赫兹的水平。在无线电和通信系统中，频率综合器可用于合成基带信号、射频信号、载波信号等各种信号。
频率综合器使用锁相环（Phase-LockedLoop，PLL）来实现锁定输入信号和输出信号的频率。锁相环是由相频比较器、电压控制振荡器（VoltageControlledOscillator，VCO）和除频器组成的反馈控制系统。下面是频率综合器如何实现锁相环的基本步骤：输入信号与参考信号的相频比较器进行相位比较，生成一个误差信号。相频比较器检测输入信号和参考信号的相位差，并输出一个与相位差成正比的误差信号。错误信号经过滤波器进行滤波处理，以去除高频噪声和不稳定分量。经过滤波后的误差信号被送入电压控制振荡器（VCO）。频率综合器可以操作在非常宽的频带范围内，通常从几百MHz到数GHz。多通道相参频率综合器100kHz至40GHz
在数字信号处理领域中，频率综合器可用于合成数字信号的采样率。多通道相参频率综合器100kHz至40GHz
频率源是微波组件的重心组成部分,它实现了信号的从无到有,直接影响着整个系统的性能,而锁相技术是实现高性能指标频率源的一种重要方法。某航天集团提出了高稳定频率源的研制需求,用于无线电系统中的应答机设备,要求在一个频率源组件里实现多个高稳定的本振输出,同时提供表征本机工作频率电压等信息。频率合成是以一个或数个频率高度稳定、准确的振荡源作为频率标准,产生多个稳定而准确的其他振荡频率的技术。这种技术能提高通信频率的稳定度和准确度,而且能对通信频率实现控制,满足自动化通信的要求。实现频率合成的装置称为频率合成器。频率合成器是一种振荡源,只需几个高精度晶体振荡器作为频率标准,就能在某个频段内,按一定的频率间隔产生各种不同频率成分的振荡。振荡频率的准确度和稳定度取决于频率标准。 多通道相参频率综合器100kHz至40GHz
