首先准备一块柔性薄膜作为弹性基底层，然后将巯基-烯预聚物旋涂在具有表面结构的母板上，弹性薄膜压印在巯基-烯层上，与材料均匀接触。巯基-烯材料可以在自然环境中固化通过“点击反应”形成交联聚合物，不受氧气和水的阻聚作用。顺利分离开母板后，弹性薄膜与固化后的巯基-烯层紧密连接在一起，获得双层结构的复合柔性模板。由于良好的材料特性，刚性巯基-烯结构层可以实现较高的分辨率。因此，利用该方法可以制备高 分辨的复合柔性模板，经过表面防粘处理后可以作为软压印模板使用。该研究利用新方法制备了以PDMS和PET为弹性基底的亚100nm线宽的光栅结构复合软压印模板。相关研究成果发表于《纳米科技与纳米技术杂志》（JournalofNanoscienceandNanotechnology）。（来自网络。HERCULESNIL300mm提供市场上蕞先近纳米压印功能，具有较低的力和保形压印，快速高功率曝光和平滑压模分离。衬底纳米压印推荐产品
曲面基底上的纳米结构在许多领域都有着重要应用，例如仿生学、柔性电子学和光学器件等。传统的纳米压印技术通常采用刚性模板，可以实现亚10nm的分辨率，但是模板不能弯折，无法在曲面基底上压印制备纳米结构。而采用弹性模板的软压印技术可以在无外界提供压力下与曲面保形接触，实现结构在非平面基底上的压印复制，但是由于弹性模板的杨氏模量较低，所以压印结构的分辨率和精度都受到限制。基于目前纳米压印的发展现状，结合传统的纳米压印技术和软压印技术，中国科学院光电技术研究所团队发展了一种基于紫外光固化巯基-烯材料的亚100nm分辨率的复合软压印模板的制备方法，该模板包含刚性结构层和弹性基底层。衬底纳米压印推荐产品EV Group的一系列高精度热压花系统是基于该公司市场领仙的晶圆键合技术。
纳米压印微影技术有望优先导入LCD面板领域原本计划应用在半导体生产制程的纳米压印微影技术(Nano-ImpLithography；NIL)，现将率先应用在液晶显示器(LCD)制程中。NIL为次世代图样形成技术。据ETNews报导，南韩显示器面板企业LCD制程研发小组，未确认NIL设备实际图样形成能力，直接参访海外NIL设备厂。该制程研发小组透露，若引进相关设备，将可提升面板性能。并已展开具体供货协商。NIL是以刻印图样的压印机，像盖章般在玻璃基板上形成图样的制程。在基板上涂布UV感光液后，再以压印机接触施加压力，印出面板图样。之后再经过蚀刻制程形成图样。NIL可在LCD玻璃基板上刻印出偏光图样，不需再另外贴附偏光薄膜。虽然在面板制程中需增加NIL、蚀刻制程，但省落偏光膜贴附制程，可维持同样的生产成本。偏光膜会吸收部分光线降低亮度。若在玻璃基板上直接形成偏光图样，将不会发生降低亮度的情况。通常面板分辨率越高，因配线较多，较难确保开口率(ApertureRatio)。
HERCULES®NIL完全集成SmartNIL®的UV-NIL紫外光纳米压印系统。EVG的HERCULES®NIL产品系列HERCULES®NIL完全集成SmartNIL®UV-NIL系统达200毫米对于大批量制造的完全集成的纳米压印光刻解决方案，具有EVG's专有SmartNIL®印迹技术HERCULESNIL是完全集成的UV纳米压印光刻跟踪解决方案，适用于ZUI大200mm的晶圆，是EVG的NIL产品组合的ZUI新成员。HERCULESNIL基于模块化平台，将EVG专有的SmartNIL压印技术与清洁，抗蚀剂涂层和烘烤预处理步骤相结合。这将HERCULESNIL变成了“一站式服务”，将裸露的晶圆装载到工具中，然后将经过完全处理的纳米结构晶圆退回。EVG的纳米压印设备包括不同的单步压印系统，大面积压印机以及用于高效母版制作的分步重复系统。
EVG®520HE特征：用于聚合物基材和旋涂聚合物的热压印和纳米压印应用自动化压花工艺EVG专有的独力对准工艺，用于光学对准的压印和压印气动压花选项软件控制的流程执行EVG®520HE技术数据加热器尺寸：150毫米，200毫米蕞大基板尺寸：150毫米，200毫米蕞小基板尺寸：单芯片，100毫米蕞大接触力：10、20、60、100kN最高温度：标准：350°C；可选：550°C粘合卡盘系统/对准系统150毫米加热器：EVG®610，EVG®620，EVG®6200200毫米加热器：EVG®6200，MBA300，的SmartView®NT真空：标准：0.1毫巴可选：0.00001mbar EVG ® 520 HE是热压印系统。衬底纳米压印推荐产品
在纳米生物传感器中，纳米压印可以用于制备纳米级的生物传感器，用于检测生物分子的存在和浓度。衬底纳米压印推荐产品
具体说来就是，MOSFET能够有效地产生电流流动，因为标准的半导体制造技术旺旺不能精确控制住掺杂的水平（硅中掺杂以带来或正或负的电荷），以确保跨各组件的通道性能的一致性。通常MOSFET是在一层二氧化硅（SiO2）衬底上，然后沉积一层金属或多晶硅制成的。然而这种方法可以不精确且难以完全掌控，掺杂有时会泄到别的不需要的地方，那样就创造出了所谓的“短沟道效应”区域，并导致性能下降。一个典型MOSFET不同层级的剖面图。不过威斯康星大学麦迪逊分校已经同全美多个合作伙伴携手（包括密歇根大学、德克萨斯大学、以及加州大学伯克利分校等），开发出了能够降低掺杂剂泄露以提升半导体品质的新技术。研究人员通过电子束光刻工艺在表面上形成定制形状和塑形，从而带来更加“物理可控”的生产过程。衬底纳米压印推荐产品
