PCIe4.0标准在时钟架构上除了支持传统的共参考时钟(Common Refclk,CC)模式以 外，还可以允许芯片支持参考时钟(Independent Refclk,IR)模式，以提供更多的连接灵 活性。在CC时钟模式下，主板会给插卡提供一个100MHz的参考时钟(Refclk),插卡用这 个时钟作为接收端PLL和CDR电路的参考。这个参考时钟可以在主机打开扩频时钟 (SSC)时控制收发端的时钟偏差，同时由于有一部分数据线相对于参考时钟的抖动可以互 相抵消，所以对于参考时钟的抖动要求可以稍宽松一些PCIE与负载只有时钟线和数据线，搜索的时候没有控制管理线，怎么找到的寄存器呢？江苏PCI-E测试项目
为了克服大的通道损耗，PCle5.0接收端的均衡能力也会更强一些。比如接收端的 CTLE均衡器采用了2阶的CTLE均衡,其损耗/增益曲线有4个极点和2个零点，其直流增益可以在-5～ - 15dB之间以1dB的分辨率进行调整，以精确补偿通道损耗的 影响。同时，为了更好地补偿信号反射、串扰的影响，其接收端的DFE均衡器也使用了更复 杂的3-Tap均衡器。对于发射端来说，PCle5.0相对于PCIe4.0和PCIe3.0来说变化不大， 仍然是3阶的FIR预加重以及11种预设好的Preset组合。江苏PCI-E测试项目为什么PCI-E3.0开始重视接收端的容限测试？
在物理层方面，PCIe总线采用多对高速串行的差分信号进行双向高速传输，每对差分 线上的信号速率可以是第1代的2 . 5Gbps、第2代的5Gbps、第3代的8Gbps、第4代的 16Gbps、第5代的32Gbps,其典型连接方式有金手指连接、背板连接、芯片直接互连以及电 缆连接等。根据不同的总线带宽需求，其常用的连接位宽可以选择x1、x4、x8、x16等。如 果采用×16连接以及第5代的32Gbps速率，理论上可以支持约128GBps的双向总线带宽。 另外，2019年PCI-SIG宣布采用PAM-4技术，单Lane数据速率达到64Gbps的第6代标 准规范也在讨论过程中。列出了PCIe每一代技术发展在物理层方面的主要变化。
相应地，在CC模式下参考时钟的 抖动测试中，也会要求测试软件能够很好地模拟发送端和接收端抖动传递函数的影响。而 在IR模式下，主板和插卡可以采用不同的参考时钟，可以为一些特殊的不太方便进行参考 时钟传递的应用场景(比如通过Cable连接时)提供便利，但由于收发端参考时钟不同源，所 以对于收发端的设计难度要大一些(比如Buffer深度以及时钟频差调整机制)。IR模式下 用户可以根据需要在参考时钟以及PLL的抖动之间做一些折中和平衡，保证*终的发射机 抖动指标即可。图4.9是PCIe4.0规范参考时钟时的时钟架构，以及不同速率下对于 芯片Refclk抖动的要求。PCIE 5.0，速率翻倍vs性能优化；
另外，在PCIe4 .0发送端的LinkEQ以及接收容限等相关项目测试中，都还需要用到能 与被测件进行动态链路协商的高性能误码仪。这些误码仪要能够产生高质量的16Gbps信 号、能够支持外部100MHz参考时钟的输入、能够产生PCIe测试需要的不同Preset的预加 重组合，同时还要能够对输出的信号进行抖动和噪声的调制，并对接收回来的信号进行均 衡、时钟恢复以及相应的误码判决，在进行测试之前还需要能够支持完善的链路协商。17是 一 个典型的发射机LinkEQ测试环境。由于发送端与链路协商有关的测试项目 与下面要介绍的接收容限测试的连接和组网方式比较类似，所以细节也可以参考下面章节 内容，其相关的测试软件通常也和接收容限的测试软件集成在一起。PCI Express物理层接口(PIPE)；广东PCI-E测试PCI-E测试
高速串行技术(二)之(PCIe中的基本概念)；江苏PCI-E测试项目
在测试通道数方面，传统上PCIe的主板测试采用了双口(Dual-Port)测试方法，即需要 把被测的一条通道和参考时钟RefClk同时接入示波器测试。由于测试通道和RefClk都是 差分通道，所以在用电缆直接连接测试时需要用到4个示波器通道(虽然理论上也可以用2个 差分探头实现连接，但是由于会引入额外的噪声，所以直接电缆连接是常用的方法),这种 方法的优点是可以比较方便地计算数据通道相对于RefClk的抖动。但在PCIe5.0中，对于 主板的测试也采用了类似于插卡测试的单口(Single-Port)方法，即只把被测数据通道接入 示波器测试，这样信号质量测试中只需要占用2个示波器通道。图4.23分别是PCIe5.0主 板和插卡信号质量测试组网图，芯片封装和一部分PCB走线造成的损耗都是通过PCI-SIG江苏PCI-E测试项目
